PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-172342

(43)Date of publication of application: 02.07.1996

(51)Int.CI.

H03H 17/02 H03H 17/06

(21)Application number: 06-313552

(71)Applicant:

SANYO ELECTRIC CO LTD

(22)Date of filing:

16.12.1994

(72)Inventor:

KON YOSHIHIKO


(54) DIGITAL FILTER

(57)Abstract:

PURPOSE: To reduce chip size for LSI while executing operation similar to conventional operation by a data storing part in a digital

filter using a ROM table.

CONSTITUTION: A data storing part for storing the data of i words consisting of j-bit data successively inputted to an input register 30 is constituted of a static RAM 40 to be accessed from both of bit direction and word direction, i-bit data successively read out from the RAM 40 are supplied as an address to a table storing part 33 previously storing the sum total of filter coefficients (k) and the sum total successively read out from the storing part 33 is added by an adder 340 while weighting it to obtain a digital filter output. The digital filter is provided with a memory part for (j bits \times i words), a bit pointer for specifying an address in the bit direction, a word pointer for specifying an address in the word direction, and a buffer register for temporarily storing j-bit data specified by the word pointer.



LEGAL STATUS

[Date of request for examination]

09.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

This Page Blank (uspto)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-172342

(43)公開日 平成8年(1996)7月2日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FI

技術表示箇所

H03H 17/02

K 8842-5 J

L 8842-5 J

17/06

Z 8842-5J

審査請求 未請求 請求項の数4 OL (全 13 頁)

(21)出願番号

特願平6-313552

(71)出願人 000001889

三洋電機株式会社

(22)出願日

平成6年(1994)12月16日

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 今 義彦

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 岡田 敬

(54) 【発明の名称】 デジタルフィルタ

(57)【要約】

【目的】 ROMテーブルを用いるデジタルフィルタにおいて、データ格納部で従来と同様の動作を行いながら、LSI化した際のチップサイズを小型化する。

【構成】 入力レジスタ30に順次入力されるjビットのデータをiワード分格納するデータ格納部を、ビット方向とワード方向の双方からアクセス可能なスタティックRAMで構成し、ここから順次読み出されるiビットのデータを、フィルタ係数kの総和を予め記憶したテーブル記憶部にアドレスとして供給し、このテーブル記憶部にアドレスとして供給し、このテーブル記憶部にアドレスとして供給し、このテーブル記憶がら加算することにより、デジタルフィルタ出力を得る。そして、デジタルフィルタには、jビット×iワードのメモリ部分と、ビット方向のアドレスを指定するワードポインタと、ワードポインタにより指定されたjビットのデータを一旦保持するバッファレジスタを設ける。



1

【特許請求の範囲】

【請求項1】 jビットのデータを入力する入力レジス タと、該入力レジスタに順次入力されるjビット単位の データを i ワード分格納するデータ格納部と、フィルタ 係数の総和を予め記憶したテーブル記憶部と、前記デー タ格納部からiビット毎に順次読み出されるデータを入 力し、出力によって前記テーブル記憶手段のアドレスを 指定するポインタレジスタと、前記テーブル記憶部から 順次読み出される総和を重み付けしながら加算する加算 器とを備え、前記データ格納部をピット方向とワード方 10 次実行することを特徴とするデジタルフィルタ。 向の双方からアクセス可能なスタティックRAM回路で 構成したことを特徴とするデジタルフィルタ。

【請求項2】請求項1記載のデジタルフィルタにおい て、前記スタティック R A M 回路は、j ビット×i ワー ドのメモリ部分と、ビット方向のアドレスを指定するビ ットポインタと、ワード方向のアドレスを指定するワー ドポインタとを有することを特徴とするデジタルフィル 夕。

【請求項3】請求項2記載のデジタルフィルタにおい て、前記スタティックRAM回路は、更に、前記ワード ポインタにより指定されたjビットのデータを一旦保持 するパッファレジスタを有することを特徴とするデジタ ルフィルタ。

【請求項4】請求項3記載のデジタルフィルタにおい て、前記スタティックRAM回路は、前記入力レジスタ ヘデータがセットされたことに応答して、前記ワードポ インタを0に設定して前記入力レジスタにセットされた jビットのデータをワードアドレスOに書き込み、次

2

に、前記ビットポインタを0からj-1まで順にインク リメントすることによって、ビットアドレス 0 から j -1までの i ビット単位のデータを順次読み出し、読み出 し後、前記ワードポインタをi-2に設定し、続いて、 ワードアドレスで示される」ビット単位のデータを前記 バッファレジスタに一旦格納し、格納後、前記ワードポ インタをインクリメントして一旦格納したデータを、読 み出しアドレスの次のワードアドレスに書き込む一連の シフト処理を、ワードアドレスi-2から0に対して順

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、乗算器を利用しない で、ROM等で構成されたフィルタ係数の総和テーブル を用いたデジタルフィルタに関する。

[0002]

【従来の技術】デジタルフィルタの代表的な例であるF IRフィルタは、一般的に、図8に示すように構成され ている。図8は、13次のFIRフィルタを示し、入力 20 データXnを1サンプリング期間順次遅延する遅延素子 1~12と、各データを加算する加算器13~18と、 加算結果に係数kmを乗算する乗算器19~25と、乗 算結果を加算する加算器26とより構成される。

【OOO3】ここで、データXを2の補数で表現する と、式(1)で表され、

[0004]

【数1】

 $X_{a} = -2^{15}X_{15}^{n} + 2^{14}X_{14}^{n} + \cdots + 2^{0}X_{0}^{n}$

式 (1)

 $X_{n-1} = -2^{15} X_{15}^{n-12} + 2^{14} X_{14}^{n-12} + \cdots + 2^{0} X_{0}^{n-12}$

【0005】フィルタ係数を、km(m=0~6):1 6ビットの係数とすると、出力Ynは式(2)のように 表される。

[0006]

【数2】

値は、

【数3】 $(X_{i}^{n} + X_{i}^{n-12})$, $(X_{i}^{n-1} + X_{i}^{n-11})$,, X_{i}^{n-6}

式 (3)

但し、 i = 1 ~ 15

【0009】1ビット加算結果であって、その値は0も しくは1なので、Xの値に応じたkmの総和を予めRO M等にテーブルとして記憶しておけば、Xをアドレスと することにより式(2)における中括弧内の値は、この 総和テーブルから読み出すことができ、従って、乗算器 を用いずにFIR出力Ynを求めることができる。次 に、このようなROMテーブルを用いたデジタルフィル タの従来構成を、図7に基づき説明する。

【0010】入力される」ビットのデータは、まず入力 レジスタ30に入力され、このレジスタを介してデータ 格納部31に格納される。データ格納部31は、jビッ トのデータを次数iに相当するiワード分格納するもの で、通常、jビットのシフトレジスタをi本用いて構成 される。i 本のシフトレジスタ301,302,30 3, …… は、シリアルに接続されると共に、各シフ トレジスタのLSBもしくはMSBが次段のROMポイ ンタレジスタ32の入力に接続されている。そして、1 サンプリング期間内に1ビットづつシフトしながら、R OMポインタレジスタ32の内容を更新するようにして いる。このROMポインタアドレス32は、上述した係 数kmの総和をテーブルの形で記憶したROMテーブル 33をアドレス指定するものであり、その結果、ROM テーブル33からは、データXに応じた係数の総和、即 ち、式(2)における中括弧内の値が読み出される。

【0011】順次読み出される総和は、加算器340を 含む演算部34で、式(2)に示す重み付けがなされな がら順次加算されていき、出力 Y n が出力レジスタ35 に得られる。

[0012]

【発明が解決しようとする課題】従来の構成において は、データ格納部としてシフトレジスタを用いており、 このシフトレジスタを構成する要素としては通常ラッチ が用いられるが、シフトレジスタは1サンプリング期間 に1度使用されることになるので、スタティックタイプ が好ましい。しかしながら、スタティックタイプのラッ 30 チは、LSI化した場合、占有面積が非常に大きくなる ため、チップサイズの大型化につながってしまう。

【0013】そこで、ダイナミックタイプのラッチを用 いることが考えられるが、シフトサイクルが長い場合 や、一時的にシフトをストップする場合に、チャージが 抜けて誤動作することがあり、と言って、リフレッシュ 回路を設けると制御が複雑になるという問題がある。

[0014]

【課題を解決するための手段】本発明は、iビットのデ ータを入力する入力レジスタと、該入力レジスタに順次 40 入力される j ビット単位のデータを i ワード分格納する データ格納部と、フィルタ係数の総和を予め記憶したテ ーブル記憶部と、前記データ格納部からiビット毎に順 次読み出されるデータを入力し、出力によって前記テー ブル記憶手段のアドレスを指定するポインタレジスタ と、前記テーブル記憶部から順次読み出される総和を重 み付けしながら加算する加算器とを備え、前記データ格 納部をビット方向とワード方向の双方からアクセス可能 なスタティックRAM回路で構成することにより、上記 課題を解決するものである。

50 【0015】また、本発明は、前記スタティックRAM

回路が、j ビット×i ワードのメモリ部分と、ビット方向のアドレスを指定するビットポインタと、ワード方向のアドレスを指定するワードポインタとを有することを特徴とする。また、本発明は、前記スタティックRAM回路が、更に、前記ワードポインタにより指定されたj ビットのデータを一旦保持するバッファレジスタを有することを特徴とする。

【0016】また、本発明は、前記スタティックRAM回路が、前記入力レジスタへデータがセットされたことに応答して、前記ワードポインタを0に設定して前記入 10 カレジスタにセットされた」ビットのデータをワードアドレス0に書き込み、次に、前記ピットポインタを0からjー1まで順にインクリメントすることによって、ビットアドレス0からjー1までのiピット単位のデータを順次読み出し、読み出し後、前記ワードポインタをiー2に設定し、続いて、ワードアドレスで示されるjビット単位のデータを前記バッファレジスタに一旦格納し、格納後、前記ワードポインタをインクリメントして一旦格納したデータを、読み出しアドレスの次のワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書き込む一連のシフト処理を、ワードアドレスに書きる。

[0017]

【作用】本発明では、データ格納部がビット方向とワード方向の双方からアクセス可能なスタティックRAM回路により構成されるので、スタティックラッチを用いるシフトレジスタと同様の使い方が可能になると共に、占有面積が小さくなる。また、ピットポインタのインクリメント動作により、テーブル記憶部のアドレスを指定するポインタレジスタへ順次アドレスを入力でき、バッファレジスタ及びワードポインタを用いたワード方向のシフト処理により、jビット単位のワードデータのシフト動作が実現される。

[0018]

【実施例】図1は、本発明の実施例の構成を示すブロック図であり、図7と同一の構成については同一の符号を付している。ここで、特徴的な構成はデータ格納部40であり、このデータ格納部40は、ビット方向とワード方向の双方からアクセス可能なスタティックRAM回路により構成されている。

【0019】スタティックRAM回路は、概略的には、図1に示すように、j ビット×i ワードのメモリ部分401と、ビット方向のアドレスを指定するビットポインタ402と、ワード方向のアドレスを指定するワードポインタ403と、ワードポインタ403により指定されたj ビットのデータを一旦保持するバッファレジスタ404と、タイミング発生回路405より成る。

【0020】以下、図2を参照しながら、スタティック RAM回路40の概略動作について説明する。まず、ス タティックRAM回路40のメモリ部分401は、ワー 50 6

ドアドレス 0 に現在のサンプリングデータが格納され、ワードアドレスが大きくなるほどより過去にサンプリングされたデータが格納されるという順序になっており、ワードアドレス i -1 に格納された最も古いデータは次のサンプル時に捨てられることとなる。

【0021】そこで、入力レジスタ30にjビットのデータがセットされると、ビットポインタ402及びワードポインタ403が共に0に設定され、ワードポインタ403が示すワードアドレス0に、入力レジスタ30にセットされたjビットのデータが書き込まれる。つまり、ワード方向の書き込みが行われる。次に、ビットポインタ402が示すビットアドレス0から1ビット×iワード、即ちiビットのデータがROMポインタレジスタ32に読み出され、その後、ビットポインタ402が順次インクリメントされ、インクリメントされる毎にiビットのデータが読み出される。つまり、ビットアドレス0、1、2、………,j-1から、順次iビット単位にビットデータが読み出され、ピット方向の読み出しが実現される。

7 【0022】このようにして、ビット方向のデータ読み出しが終了すると、次に、ワード方向の書き込み及び読み出しによるワードデータのシフト処理が実行される。この処理は、ビット方向の読み出しが終了した後行われるため、ビットポインタ402がj-1をカウントした後、ワードポインタ403にi-2が設定される。

【0023】そして、ワードポインタ403が示すワー ドアドレス i-2から j ピットのワードデータが読み出 され、バッファレジスタ404に転送され、ここで一旦 保持される。続いて、ワードポインタ403がインクリ 30 メントされ、このワードアドレスi-1にバッファレジ スタ404に保持されたワードデータが書き込まれる。 その後は、ワードポインタがー2され、ワードアドレス i-3に対して同様の処理を行う。つまり、あるワード アドレスのデータを読み出して一旦バッファレジスタ4 04に保持した後、読み出したワードアドレスの次のワ ードアドレスに保持したデータを書き込むことによっ て、ワードデータのシフト処理を行っているのである。 このようなシフト処理を、ワードアドレスi-1から0 までの各アドレスについて実行し、全てのデータをワー ド方向へシフトする。この動作によって、ワードアドレ スには新たなデータが入力可能となり、データの順序が 保たれる。


【0024】ところで、ROMポインタレジスタ32に順次iビットのデータが入力されると、これらデータは順次アドレスとしてROMテーブル33に供給される。ここで、式(2)の中括弧で示される係数の総和のうち、200乗、201乗、………、2015乗に対応する総和を式(4)に示すように、80、81, …………、…、815とする。

0 [0025]

7

8

【数4】



 $+ \cdots \cdots + k \cdot X \cdot s^{n-6}$

【0026】すると、ROMテーブル33からは、ま ず、S0が出力され、これが加算器340を介してシフ れることによって1/2に除算され、次の総和S1がR OMテーブル33から出力されると、加算器340にお いてS1と除算されたS0が加算される。以下同様に、 加算結果がシフトレジスタ341で除算され、これに新 たな総和が加算されていく。よって、結果的には式 (2) の総和が演算部34から出力レジスタ35に出力

されることとなる。

【0027】但し、最上位の2の15乗はマイナスにし なければならないので、2の補数処理部342によっ され、この結果がマルチプレクサ343を介して出力さ れる。勿論、マルチプレクサ343では、他の場合はR OMテーブル33の出力がそのまま選択される。次に、 ピットポインタ402とワードポインタ403の具体回 路について説明する。

【0028】図3がビットポインタ402とワードポイ ンタ403の具体回路例を示す図であり、ビットポイン タ402は、5段のDタイプフリップフロップ501, 502, 503, 504, 505, NORゲート50 6, EX-OR F-1507, 508, 509, 51 0、ANDゲート511、512、513よりなり、ワ ードポインタ403は、4段のDタイプフリップフロッ プ601,602,603,604、エッジ検出回路7 00, NORゲート605, EX-ORゲート606, 607, 608, 609, 610, 611, OR ゲート 612, 615, 616, 617, 618, AND b-F613, 614, 619, 620, 621, 622, 623, 624, 625, 626よりなる。

【0029】ビットポインタ402は、タイミング発生 回路405からのカウンタ制御信号1がLのときのみ動 50

作するカウンタであって、この点を除いては通常のカウ ンタと同様の動作を行う。即ち、データが入力レジスタ トレジスタ341にセットされ、ここでシフトダウンさ 20 30にセットされたことを示すデータセット信号が、タ イミング発生回路405から出力されると、ビットカウ ンタ402はリセットされ、その後、カウントクロック に応じて、図4エ~キに示すように単純にカウントアッ プを繰り返す。そして、カウント内容がi=16になる と、カウンタ制御信号1がHレベルとなり、カウンタの 動作が停止すると共に、エッジ検出回路700で最終ビ ットのBP3が1になったことを検出して、ワードポイ ンタ403をi-2=11にセットする。

【0030】ワードポインタ403は、図4に示すよう て、出力された総和S15が反転され、これに1が加算 30 に、タイミング発生回路405からのカウンタ制御信号 2がLレベルのときのみ動作するものであって、このほ か制御信号としてタイミング発生回路405からのリー ドライト信号R/Wを入力する。この信号R/Wは、メ モリに対する制御信号であると共に、カウンタの動作を -2するか+1するかを決定しており、信号R/WがH レベルのとき-2し、Lレベルのとき+1する。従っ て、図4コ~スに示すように、初期設定値11から順に +1, -2, +1, -2を繰り返し、ワードアドレスが 0になったとき処理を終了する。この操作により、ワー 40 ドデータのシフト処理が実現される。

> 【0031】次に、スタティックRAMの具体回路例を 図5及び図6に示し、その動作を詳細に説明する。図5 は、スタティックRAM回路40の全体構成を示してお り、複数のメモリセル80,81, ………,82,8 3が、X及びY方向のマトリクス状に配置されている。 メモリセル80は、各々の入力を他方の出力にそれぞれ 接続した2個のインバータ801及び802より成り、 これらインバータはMOSトランジスタで構成されてい る。他のメモリセルも同様の構成である。

> 【0032】メモリセル80の一端Pには、Nチャンネ

(6)

ルMOSトランジスタ803が接続され、そのソースドレイン路を介してY方向に伸びるピットラインB0xが接続されており、他端Qには、NチャンネルMOSトランジスタ804が接続され、そのソースドレイン路を介してY方向に伸びる反転ピットラインB0xバーが接続されている。このNチャンネルMOSトランジスタ803,804のゲートは、X方向に伸びるアドレスラインAx0に接続されている。そして、Y方向に配置された各メモリセル80,83,………,86は、同一のピットラインB0x,B0xバーに接続され、X方向に配置された各メモリセル80,81,………,82は、同一のアドレスラインAx0に接続されている。他のメモリセルに関しても同様の構成である。

9

【0033】ここで、アドレスAx0、Ax1、…………, Axiー1 は、ピットポインタ402の内容をデコーダ92によりデコードしたアドレス信号であり、例えば、アドレスAx0が選択されると、このアドレスラインAx0に接続されたX方向の全てのメモリセル80、81、…………82に記憶されていたデータが、各ピットラインBx0、Bx1、…………Bxiー1を通して、各リードライト回路93、94、………,95によって読み出される。勿論、リードライト回路は、書き込みも行えるので、同一アドレスラインに接続されたX方向の全てのメモリセルに対する書き込みも可能となる。但し、デジタルフィルタを構成するためには、この書き込みは必要ない。

【0034】更に、本実施例のメモリセルにおいては、メモリセル80の一端Pには、もう1つのNチャンネルMOSトランジスタ805が接続され、そのソースドレイン路を介してX方向に伸びるピットラインB0yが接続されており、他端Qには、もう1つのNチャンネルMOSトランジスタ806が接続され、そのソースドレイン路を介してX方向に伸びる反転ビットラインB0yバーが接続されている。このNチャンネルMOSトランジスタ805,806のゲートは、Y方向に伸びるアドレスラインAy0に接続されている。そして、X方向に配置された各メモリセル80,81,………,82は、同一のピットラインB0y,B0yバーに接続され、Y方向に配置された各メモリセル80,83,………,86は、同一のアドレスラインAy0に接続されている。他のメモリセルに関しても同様の構成である。

【0035】アドレスAy0、Ay1、Ay2、…………、Ayi-1は、ワードポインタ403の内容をデコーダ96によりデコードしたアドレス信号であり、例えば、アドレスAy0が選択されると、このアドレスラインAy0に接続されたY方向の全てのメモリセル80、83、………、86に記憶されていたデータが、各ビットラインBy0、By1、…………、Byi-1を通して、各リードライト回路97、98、………、99によって読み出される。勿論、リードライト回路は、書き込

みも行えるので、同一アドレスラインに接続されたY方向の全てのメモリセルに対する書き込みも可能となる。 【0036】図6に、リードライト回路93、94、………、95、97、98、………、99の具体回路例を示し、リードライト動作について更に詳しく説明する。 ビットラインB、Bバーは、フリップフロップ101を構成する各NORゲート102、103の入力端子にそれぞれ接続されると共に、プリチャージ用のPチャンネルMOSトランジスタ104、105を各々介して電源10 電圧VDDに接続されている。また、フリップフロップ101の出力106は、インバータ107とアウトブットイネーブル信号OEに応じて開閉するクロックドСMOSインバータ108を介して、データバス109に接続されている。

【0037】更に、データバス109からの入力ライン110は、ライト信号WEに応じて開閉するクロックドCMOSインバータ111を介して、ピットラインBバーに接続され、データバス109からの入力ライン112は、インバータ113と、ライト信号WEに応じて開20 閉するクロックドCMOSインバータ114を介して、ビットラインBに接続されている。

【OO38】尚、アウトプットイネーブル信号OEとし ては、上述したリードライト信号R/Wが用いられ、ラ イト信号WEとしてはリードライト信号R/Wの反転信 号が用いられる。そこで、まず、プリチャージ信号PR BがLレベルに成ることによって、PチャンネルMOS トランジスタ104、105がオンし、ピットライン B, Bバーは共にHレベルに保持される。今、ビットラ インBに接続されているメモリセルが「1」を記憶して 30 いるとすると、次に、信号OEがHレベルになると、フ リップフロップ101の出力「1」が、2段のインバー タ107及び108を介してデータバス109に読み出 される。一方、プリチャージ後に、信号WEがHレベル になると、データバス109上のデータ、例えば「1」 が、クロックドCMOSインバータ111により反転さ れてビットラインBバーに加えられるので、このビット ラインBバーがLレベルに引き込まれ、且つ、インバー タ113, 114によりビットラインBがHレベルとな り、従って、データ「1」がビットラインに接続された 40 メモリセルに書き込まれる。

【0039】このようにして、スタティックRAM回路 40では、ビット方向とワード方向の双方からのアクセ スが可能となる。

[0040]

50

【発明の効果】本発明によれば、データ格納部において 従来と同様の動作を行いながら、その占有面積を小さく でき、このため、LSI化した場合にチップサイズを小 型化することができる。

【図面の簡単な説明】

【図1】本発明の実施例の構成を示すブロック図であ

11

る。

【図2】本発明におけるスタティックRAM回路の概略 構成を示すプロック図である。

【図3】本発明におけるビットポインタ及びワードポインタの具体回路を示す回路図である。

【図4】本発明におけるビットポインタ及びワードポインタの動作を説明するためのタイミングチャートである。

【図5】本発明におけるスタティックRAMの詳細を示す要部回路図である。

【図6】本発明におけるスタティックRAMのリードライト回路の詳細回路図である。

【図7】本発明の従来構成を示すブロック図である。

【図8】一般的なFIRフィルタの構成を示すブロック図である。

【符号の説明】

30 入力レジスタ

31 データ格納部

301、302、303 シフトレジスタ

12

32 ROMポインタレジスタ

33 ROMテーブル

34 演算部

340 加算器

35 出力レジスタ

40 スタティックRAM

401 メモリ部

10 402 ビットポインタ

403 ワードポインタ

404 バッファレジスタ


405 タイミング発生回路

80, 81, ………, 88 メモリセル


92, 96 デコーダ

93, 94, 95, ……, 99 リードライト回路


【図4】




【図6】




【図1】




[図2]




【図3】




【図5】



【図7】



【図8】



This Page Blank (uspto)